Figure 7.23: Library Mode with multiple DeterministicSyncMasters

1. Diagrammtyp & Architektur-Kontext

• Klassifikation: Konzeptionelles Architektur- und Deployment-Diagramm (Prozess- und Subsystem-Ebene).
• Architektur-Kontext: AUTOSAR Adaptive Platform (AP), Execution Management (EM), Subsystem Deterministic Execution / Redundant Execution (gemäß AUTOSAR_SWS_ExecutionManagement, Release R20-11, Kapitel 7.5).
• Technischer Zweck: Darstellung des Integrationsmusters Library Mode für redundante Ausführungsdomänen mit mehreren Instanzen des DeterministicSyncMaster. Es adressiert fehlertolerante High-Performance-Architekturen (bis ASIL D), bei denen Hardware-Lockstep durch Software-Lockstep substituiert oder ergänzt wird, indem der Software-Lockstep-Mechanismus direkt als Bibliothek in den Prozesskontext des DeterministicSyncMaster eingebunden ist.

2. Komponenten, Entitäten & Schnittstellen

• Software Lockstep 1 & 2 (Gelbe Systemblöcke):
  • Software Lockstep 1 (durchgezogener Rahmen): Primäre bzw. lokale Lockstep-Ausführungseinheit / Host-Prozess.
  • Software Lockstep 2 (gestrichelter Rahmen): Redundante Lockstep-Ausführungseinheit (z. B. auf separatem Rechenkern oder separater ECU/Maschine). Die gestrichelte Kontur kennzeichnet die redundante/gespiegelte Natur der Entität.
• DeterministicSyncMaster 1 & 2 (Rote Umrandung):
  • Zentrale Steuerinstanzen für die Zyklus- und Zeitsynchronisation innerhalb der jeweiligen Lockstep-Domäne.
  • Library Mode-Eigenschaft: Das Software-Lockstep-Framework läuft in-process mit dem DeterministicSyncMaster. Dies eliminiert IPC- und ara::com-Overhead zwischen Lockstep-Überwachung und Master-Zyklussteuerung.
• TimeSync Slave 1 & 2 (Innere Entitäten):
  • Lokale Zeitnehmer-Komponenten (Anbindung an den Time Synchronization Stack, z. B. IEEE 802.1AS / gPTP / ara::tsyn).
  • Stellen für den jeweiligen DeterministicSyncMaster die hochgenaue, global synchronisierte Zeitbasis bereit.
• Synchronisationskanal (Roter Doppelpfeil):
  • Bidirektionale Inter-Master-Kommunikationsverbindung zwischen DeterministicSyncMaster 1 und DeterministicSyncMaster 2.
  • Ermöglicht Zyklusabgleich, Barriere-Synchronisation und Konsensbildung über Redundanzgrenzen hinweg.

3. Dynamisches Verhalten & Sequenzablauf

1. Aktivierungsanforderung (SWS_EM_01325):
   • Redundant ausgeführte Applikationsprozesse (DeterministicClients) rufen am Zyklusende synchron ara::exec::DeterministicClient::WaitForActivation() auf.
   • Ein Synchronization Request Message-Frame (beinhaltet Client-ID, Aktivierungszeitstempel des Vorzyklus, Cycle Code und Loop Count) wird an den zugeordneten lokalen DeterministicSyncMaster übermittelt.
2. Master-to-Master-Barriere (Roter bidirektionaler Pfad):
   • Die beiden Instanzen DeterministicSyncMaster 1 und DeterministicSyncMaster 2 erfassen die Requests ihrer lokalen Clients.
   • Über den Synchronisationskanal tauschen die Masters ihren Zyklusstatus und die aktuellen Fortschritte aus.
   • Auf Basis der gemeinsamen Zeitreferenz (TimeSync Slave 1 & 2) treffen beide Master eine abgestimmte Entscheidung über den nächsten globalen Ausführungszeitpunkt und Zykluscode (z. B. M-aus-N-Voting).
3. Aktivierungsantwort & Zyklusfreigabe (SWS_EM_01326):
   • Jeder DeterministicSyncMaster sendet eine Synchronization Response Message mit dem berechneten Aktivierungszeitstempel und Cycle Code an die Clients zurück.
   • WaitForActivation() kehrt zeitgleich auf beiden redundanten Seiten zurück; der nächste deterministische Zyklus startet synchron.
4. Lockstep-Ergebnisabgleich:
   • Die in den Master-Prozess eingebettete Lockstep-Bibliothek verifiziert die Ausführungsergebnisse beider Pfade auf bitgenaue Identität. Bei Abweichungen (Inkonsistenz, Deadlock, Timeout) greift die Fehlerbehandlung (Dem/Recovery Action).

4. Normative Relevanz & Entwickler-Hinweise

• Normenbezug:
  • RS_EM_00053: Verpflichtet das Execution Management zur Bereitstellung deterministischer Redundanzmechanismen auf Standard-Mikroprozessoren.
  • SWS_EM_01325 & SWS_EM_01326: Spezifizieren das strikte Anforderungs-/Antwort-Protokoll der Zyklussynchronisation.
• Entwickler- & Integrationshinweise:
  • Latenzvorteil vs. Process Mode: Im Vergleich zum Process Mode (getrennter Lockstep-Daemon) reduziert der Library Mode Kontextwechsel und IPC-Latenzen drastisch, da der Lockstep-Algorithmus direkt im Adressraum des SyncMasters ausgeführt wird.
  • Anforderung an den Sync-Kanal: Der Master-zu-Master-Kanal muss deterministisch, echtzeitfähig und jitterarm ausgelegt sein (z. B. deterministisches Shared-Memory oder deterministisches Ethernet TSN).
  • Abhängigkeit von TimeSync: Fehlerhafte oder jitterbehaftete Zeitdaten der TimeSync Slaves führen unmittelbar zu Zyklusversatz und Rückgabefehlern in WaitForActivation() (Rückgabewert ExecErrc::kFailed).
  • Deterministischer Code: Applikationen dürfen keine nicht-deterministischen OS-Primitives (unkoordinierte Threads, freie Zeitgeber, undefiniertes Pointer-Aliasing) nutzen, da der Software-Lockstep sonst fälschlicherweise Divergenzen detektiert.