Figure 31: BandwidthControl by multiple PDU Pools In the figure above ECU1 and ECU2 are not capable of receiving all Pdus GW1-GW4 shown above in their Rx-buffers ("Weak Ecu") and dedicated overlapping Pdu-Pools are configured and used. One Tx-Pdu can belong to more than one Tx-PDU-Pool at the same time39. [SWS_FrTp_01176] ⌈It shall be possible to have overlapping PDU-Pools⌋()

1. Diagrammtyp & Architektur-Kontext

• Klassifikation: Technisches Konfigurations- und Scheduling-Diagramm (Kombination aus Tabellenkonfiguration, PDU-Pool-Struktur und statischem Bus-Timing-Ablauf).
• Technischer Zweck: Spezifikation der Bandbreiten- und Empfangspuffer-Steuerung (Bandwidth Control) im AUTOSAR Classic Platform FlexRay Transport Layer (FrTp).
• Funktionale Einordnung: Dargestellt ist das Architekturmuster für den Betrieb ressourcenbeschränkter Steuergeräte (Weak ECUs) an einem FlexRay-Cluster. Statt dynamischer Flow-Control-Mechanismen wird die Bandbreite über statisch überlappende Tx-PDU-Pools dimensioniert, um Rx-Pufferüberläufe in Empfängern mit geringer Speicherkapazität konstruktiv zu verhindern.

2. Komponenten, Entitäten & Schnittstellen

• Netzwerkknoten (ECUs):
  • GW (Gateway): Senderknoten (FrTp-Tx-Instanz), sendet vier logische FrTp-PDUs (PDU GW1 bis PDU GW4).
  • ECU 1 (Weak ECU): Stark limitierte Empfangskapazität; verarbeitet maximal 1 PDU pro Kommunikationszyklus.
  • ECU 2 (Medium ECU): Eingeschränkte Empfangskapazität; verarbeitet maximal 2 PDUs pro Kommunikationszyklus.
  • ECU 3 (Full-Performance ECU): Volle Bandbreite; verarbeitet bis zu 4 PDUs pro Kommunikationszyklus.
• Konfigurationsentitäten (FrTpConnection & FrTpPduPool):
  • Connection_ECU1: Referenziert PduPool_1; Parameter FrTpLimitedBandwidth = False.
  • Connection_ECU2: Referenziert PduPool_2; Parameter FrTpLimitedBandwidth = False.
  • Connection_ECU3: Referenziert PduPool_3; Parameter FrTpLimitedBandwidth = False.
• PDU-Pool-Zuweisung & Kardinalitäten:
  • PduPool_1: Enthält { PDU GW1 } (Kardinalität 1).
  • PduPool_2: Enthält { PDU GW3, PDU GW4 } (Kardinalität 2).
  • PduPool_3: Enthält { PDU GW1, PDU GW2, PDU GW3, PDU GW4 } (Kardinalität 4).
• Überlappung (SWS_FrTp_01176):
  • PDU GW1 ist gleichzeitig Element von PduPool_1 und PduPool_3.
  • PDU GW3 und PDU GW4 sind gleichzeitig Elemente von PduPool_2 und PduPool_3.
  • PDU GW2 ist exklusiv in PduPool_3 zugeordnet.

3. Dynamisches Verhalten & Sequenzablauf

• Bus-Slot-Zuweisung im Kommunikationszyklus:
  • Slot 1 (PDU GW1): Wird vom GW übertragen. Entgegennahme durch ECU 1 (über Connection_ECU1) und/oder ECU 3 (über Connection_ECU3).
  • Slot 2 (PDU GW2): Wird übertragen; ausschließlich für ECU 3 bestimmt. ECU 1 und ECU 2 ignorieren diesen Frame vollständig.
  • Slot 3 (PDU GW3): Wird übertragen; Entgegennahme durch ECU 2 (über Connection_ECU2) und/oder ECU 3 (über Connection_ECU3).
  • Slot 4 (PDU GW4): Wird übertragen; Entgegennahme durch ECU 2 und/oder ECU 3.
• Flusssteuerung ohne Protokoll-Overhead:
  • Da FrTpLimitedBandwidth auf False steht, verzichtet der FrTp-Transmitter auf künstliche Zyklusverzögerungen (Separation Cycles) via Flow Control Frames.
  • Die physikalische Entkopplung erfolgt rein über die Scheduling-Struktur: ECU 1 sieht im Worst-Case maximal 1 Frame/Zyklus, ECU 2 maximal 2 Frames/Zyklus. Pufferengpässe im Empfangs-Controller/FrIf werden deterministisch vermieden.

4. Normative Relevanz & Entwickler-Hinweise

• Normative Anforderung [SWS_FrTp_01176]:
  • Der BSW-Stack-Hersteller muss zwingend überlappende PDU-Pools im FrTp unterstützen (FrTpTxPdu muss von mehreren FrTpPduPool-Containern referenzierbar sein).
• Konfigurationspraxis (DBC / FIBEX / ARXML):
  • Ist FrTpLimitedBandwidth = False gesetzt, liegt die Verantwortung für die Bandbreitenlimitierung vollständig in der Dimensionierung der PDU-Pools und dem FlexRay-Schedule-Design.
• Ressourcen-Arbitrierung im FrTp-Transmitter:
  • Da eine konkrete Tx-PDU (FrTpTxPdu) mehreren Pools angehören kann, muss die Tx-State-Machine bei parallelen Verbindungen (z. B. gleichzeitiger Transfer GW -> ECU 1 und GW -> ECU 3) eine gemeinsame PDU wie PDU GW1 sperren (PDU Locking), bis die Quittierung (FrIf_TxConfirmation) erfolgt ist.
• Speicheroptimierung für Embedded-Targets:
  • Erlaubt den Einsatz sehr schlanker Mikrocontroller mit minimaler RAM-Allokation für FrIf/FrTp-Rx-Puffer am selben Cluster mit Hochleistungs-Knoten, ohne dass das restliche Netzwerk durch langsame globale Übertragungsraten ausgebremst wird.